NDRange ワークグループをまとめたインデックス空間のこと オブジェクト Kernel データに施す演算・処理の単位 Program カーネルの集合・デバイス・リスト・実行バイナリ・ソースの集合 Context 各デバイスのカーネル・メモリ処理を定義するもの デバイスに…

情報を取り出すコード 写経 OpenCLを理解している先輩様頂いた，OpenCLを走らせるデバイスの情報を表示するコードの改変版 kernelを使わない． 各行の理解 #include 環境に依存して表記を変える必要がある． 上記はApple製品環境． その他の環境では， #incl…

どこかで再利用できたら良い 募集中 聴いたことは忘れる．見たことは思い出す．体験したことは身につく． 孔子 (551-479 BC) 実装しろ．手を動かせ．って時に使う． 発見の旅とは，新しい景色を探すことではない．新しい目を持つことである． フランスの作家…

高速で論文がバリバリ読める落合先生のフォーマットがいい感じだったのでメモ - 書架とラフレンツェlafrenze.hatenablog.com を読んでなるほど，と思ったこと．上記の記事より， どんなもの? 先行研究と比べてどこがすごい? 技術や手法のキモはどこ? どうや…

PS/2からの信号受信 信号クロック：10Hz〜16.6Hz 受信データ：全11bit(スタートビット_DataBit[0:7]_パリティビット_ストップビット) スタートビット：必ず0 DataBit：8bit パリティビット：DataBitの1の個数が偶1奇0 ストップビット：必ず1 RS232C受信(Rx) …

はじめに サブモジュールを作って，順序回路を記述する際のQuartus II 13.0の使い方を記す． やること 3Hzのクロックに同期して4桁同時にカウントアップ 25Hzのクロックに同期して4bit毎に左右にスライド もう少し詳細に 回路を並列に動作させる 2つの状態遷…

icalus verilogとgtkwave Macでverilog | raiko.inraiko.in で記載されているhomebrewを活用するのが一番簡単・安全 //hoge.vとテストベンチtest_hoge.vをコンパイルしてhoge.vppに出力 iverilog -o hoge.vpp -s hoge_top_module.v hoge.v //hogeを実行 ./ho…

記述方法 基本的には同じ． 値が変化することから，宣言はreg，wire 大まかに書くべきことを以下に記す． 便利な記法 覚えておくと便利な記法について書く 変数指定して，for文使ったテストベンチ クロックを使ってLチカする順序回路のテストベンチ 状態遷移…

ピンの自動割り振り・記述 作業フォルダを作成 Demonstrations/DE0_Topフォルダの全てを作業フォルダにコピペ 作業フォルダ内のDE0_TOP.qpfをダブルクリック 「**.v」を修正，保存 テストする言語の指定 デバイス名を右クリック「settings」「EDA TOOL Setti…

組合せ回路と順序回路の違い 組合せ回路：出力が「現在の入力」で決まる回路 順序回路：出力が「現在の入力」と「過去の入力で決まる値」から決まる回路 過去の入力から決まる値を保持する変数(相当)が必要 変数はflipflopやラッチといった記憶素子で実現す…

一般的な組合せ回路とその解説 サブモジュールを使った4bit加算器 モジュールのポートは，module( .外部のモジュール( 内部のモジュール))，を意識する． ビット幅指定の書式 ビット幅の宣言： (属性)[(ビット幅-1):0](信号名);ビットの指定： (信号名)[(イ…

真理値表から論理演算，論理回路への流れをすっかり忘れていて夏 まず，真理値表から答えが真になる組を積，それらを和でつないでいくその論理演算式を以下を使って簡略化する．